ここでは高NFB回路で発生しやすい負性入力ｲﾝﾋﾟｰﾀﾞﾝｽ問題について検討します。
●超低雑音・超低歪（高NFB）回路の特性
超低雑音を実現するには、初段に高gm素子を用いる必要があります。例えば、FET入力でEn<1nV/√Hzとするには差動なら2SK170又は2SJ74を２パラが必要で、この時の入力容量Ciは30～120pFになります。
さらに0.5nV/Hzを狙うと2SK170/2SJ74のSEPPで２パラが必要で、この時のCiは300pF程度になる。バイポーラＴｒでも低En品種をIc=1mAで使うと差動でCi=40pF程度あります。
このように、低雑音を狙うと回路の入力容量が非常に大きくなる傾向があります。そして、超低歪を実現するには100dBを超える大きなNFB量が必要で、必然的に２次以上の高次の位相補正が必要となります。
この、大入力容量と高次のNFB位相補正が超低雑音・超低歪回路の特徴的な特性。
●負性入力ｲﾝﾋﾟｰﾀﾞﾝｽの発生要因
NFBにより初段の振幅は1/NFBになるので、NFB量の大きな低域では初段の入力容量は打ち消されて非常に大きなｲﾝﾋﾟｰﾀﾞﾝｽになります。しかし、高域でNFB量が小さくなると打消し効果は小さくなり、NFBのゲインクロスでついに打消し効果はなくなります。
つまり、素子単体の入力ｲﾝﾋﾟｰﾀﾞﾝｽは単なる容量性でも、NFBで位相が回る分だけ入力ｲﾝﾋﾟｰﾀﾞﾝｽも位相回転が大きくなり、負性ｲﾝﾋﾟｰﾀﾞﾝｽが発生します。
１次補正なら位相は90°遅れなので入力ｲﾝﾋﾟｰﾀﾞﾝｽの位相は180°以上回る事はありませんが、２次補正ではNFBで180°近く回るので入力ｲﾝﾋﾟｰﾀﾞﾝｽの位相は180°を超えて最大270°近くまで回ります。
この図はOPアンプにバイポーラ初段を追加した40dBのローノイズアンプの例です。初段とOPアンプでそれぞれ１次遅れがあるので全体は２次の遅れとなり、R1とC4のゼロで位相補正し、安定にNFBを掛けています。
ゲインクロス2MHzで緑の出力は低下を始め、赤の入力電流Ｉ(R2)は青の100pFのラインに重なります。（裸の入力容量が100pF相当）
1MHz以下ではNFBにより入力ｲﾝﾋﾟｰﾀﾞﾝｽが上がるので急速に入力電流Ｉ(R2)は減少し、位相も180°を超えて最大240°まで回っています。
この、180°を超えるゾーン（1.5MHz以下）では、信号源抵抗Rgが2kΩを超えると入力の負性抵抗と打ち消し合って発振してしまいます。
１次補正では入力ｲﾝﾋﾟｰﾀﾞﾝｽの位相回転は180°を超えないので、Ｒｇが大きくなった時にＦ特にピークは生じても発振にまで至る事はありません。
●信号源ｲﾝﾋﾟｰﾀﾞﾝｽ変化に対する安定化手法
上の回路例では負性ｲﾝﾋﾟｰﾀﾞﾝｽは100pFのｲﾝﾋﾟｰﾀﾞﾝｽより大きいので、入力端子に並列に100pFのＣを対GNDに接続すれば総合の入力ｲﾝﾋﾟｰﾀﾞﾝｽの位相回転は180°を超えず、発振を止めることが出来ます。
この図は50pFを入力に並列に入れて安定化した場合のＲｇ変化に対するＦ特の影響を見た図です。補正容量が若干少ないので赤(Rg=1k)と水色(Rg=3k)にピークが出ています。ピンク(Rg=10kΩ)ではRgと50pFでLPFを形成するので数100kHzからレベルが低下します。
この低域での入力容量増大が並列Ｃでダンピングする場合の弊害。100pFで補正するとRg=10kΩでのカットオフ周波数はさらに半分になってしまいます。
入力ダンピングＣを分割して中点をＲでブートストラップする（低域で２次補正とする）と、低域でのＣｉを小さく出来るので、もっと小さな補正Ｃを使うことが出来る。
回路はこんな感じですが、若干複雑化しＦ特のうねりも出ます。
●初段の入力容量低減法
根本的には元のCiの小さな素子を使う（Cis=105pFの2SJ74は使わないでCis=30pFの2SK170を使う）しかないのですが、超低雑音を狙うとEnとCisは相反するので両方良くするのは不可能。
結局は信号源ｲﾝﾋﾟｰﾀﾞﾝｽの範囲を限定して、Rg<1kΩの超低雑音が必要な場合は数100pFの入力容量を許し、Rg>1kΩで大きな入力容量が許容できない場合はEnは2nV/√Hzで我慢して2SK117の差動(Ci=8pF)を選択する事になります。
さらに低CiにするにはuPA70の差動(Ci=1.5pF)にしますが、Enは4nV/Hzを少し超える。
理論的にはＬＮ用の素子の前にインダクタンスを入れて高周波の入力ｲﾝﾋﾟｰﾀﾞﾝｽを上げる（並列に低Ciの高速初段を追加してNFBの安定性を保つ）事も考えられますが、インダクタンス部の共振や電磁誘導、強磁性体の３次歪やバルクノイズもあり、本来の目的である超低ノイズ・低歪みとの両立は困難。
NFBの目次 に戻る アンプ設計のTOP に戻る