回路のトポロジーとシンプル化の考察

ここでは、パワーアンプの回路構成に対して、どのような方式と組み合わせがあるのか、 トポロジー論を活用して解析し、最もシンプルに美しく設計するための手法を検討します。 このページ内に記載しているのは、 　１、出力増幅素子と電源、負荷の接続トポロジー（シングルでの組合せ） 　２、ＰＰ（プッシュプル）動作での組合せの数 　３、OTL-ＰＰ出力段の実際 　　　・フォロワ型ＳＥＰＰ 　　　・コレクタ出力型ＳＥＰＰ 　　　・トーテムポール型ＳＥＰＰ 　　　・逆立ち出力 　　　・ＣＳＰＰ方式 　４、初段回路のトポロジー 　　　・シングル型 　　　・差動型 　　　・SEPP型 　　　・コンプリメンタリ差動型 　　　・差動対エミッタ間結合による直線化手法（flip-flopのオリジナル） 　　　・入力バッファ追加型 　５、増幅素子数の少ない回路（シンプル化） （具体的な設計例は以下の別ページに記載） 　　・フォロワ型ＳＥＰＰ出力アンプの場合 　　・逆立ち出力のアンプの場合 　　・Ｎ型ＣＳＰＰ方式のアンプの場合（予定） 　　・トーテムポール型ＳＥＰＰ出力アンプの場合（予定） 　　・コレクタ出力型ＳＥＰＰアンプの場合（予定） １、出力増幅素子と電源、負荷の接続トポロジー（シングルでの組合せ） 基本増幅素子が１個の場合、電流ループを閉じるためには電源と出力（負荷）の３つを直列に接続するしかないので、トポロジー的には１種しかありません。（どの順番に接続しても向きを変えれば全部同じ） しかし、電源には極性があり、増幅素子にも極性があるので、どちら側の端子を繋ぐかで２×２＝４通りの接続法が発生します。（増幅素子は正しい方向に電圧を掛けないと動作しないので、正しく動作する組合せのみを選択） さらに、増幅素子をドライブする側から見て信号源はGND基準で与えられるので、主電流ループのどこをGNDに落とすか（GNDから浮いた素子をどれにするか）で動作が変わるのでさらに３つの組合せが発生し、全部で２×２×３＝１２通りの回路が存在することになります。 なお、電流ループのどこもGNDに接続しない使い方もまれに存在しますが、信号を与えるためには信号源のGNDに対してどこかで繋がっている必要があり、結果的に１２通りのどれかに該当すると考える事が出来ます。 例えば、真空管時代からある「Circlotron回路」は、ＰＰ動作を行なう電源がそれぞれGNDからフローティングしており、負荷も含めてパワー段全体がGNDから浮いた平衡動作をしますが、動作形式の概念は、後述するN型のCSPP方式に分類されます。（負荷の片側をGNDしないで、負荷の中点電位を仮想GNDとする形） 全１２通りを識別記号（私が勝手に付けた）で増幅素子の動作形式、ドライブ点の対GND電位で一覧表にすると、 識別記号 動作形式 増幅素子 負荷との接続 電源極性 GND点による分類 （GNDしない素子） 駆動点電圧 （ドライブ電位） Ａ+ NPNフォロワ Ｎ型 負 Ｔｒ Vo+Vbe Ｂ+ PNPコレクタ出力 Ｐ型 負 Ｔｒ +Vcc-Vbe Ｃ+ PNP Ｅ接地 Ｐ型 正 電源 -Vbe Ｄ+ NPN C接地 Ｎ型 正 電源 Vo-Vcc+Vbe Ｅ+ NPN フォロワ 負荷浮動 Ｎ型 負 負荷 Vo-Vcc+Vbe Ｆ+ PNP Ｅ接地 負荷浮動 Ｐ型 負 負荷 -Vbe Ａ- PNPフォロワ Ｐ型 正 Ｔｒ Vo-Vbe Ｂ- NPNコレクタ出力 Ｎ型 正 Ｔｒ -Vcc+Vbe Ｃ- NPN Ｅ接地 Ｎ型 負 電源 +Vbe Ｄ- PNP C接地 Ｐ型 負 電源 Vo+Vcc-Vbe Ｅ- PNP フォロワ 負荷浮動 Ｐ型 正 負荷 Vo+Vcc-Vbe Ｆ- NPN Ｅ接地 負荷浮動 Ｎ型 正 負荷 +Vbe 理論的には、この１２通りの回路が考えられますが、シングルの出力段では増幅素子が逆方向への電流を供給できないので負荷にＤＣ成分が流れるのを防止するための手段（出力トランスでＤＣをカット、またはチョークコイル負荷でＤＣ電流をバイパスさせ、残留ＤＣを大容量のコンデンサでカット）が必要となります。 単純なシングル出力段で実用になっているのは、出力トランスを使った真空管Ｆ-型が最も多いですが、ＰＰ動作しないシングルは必然的にＡ級動作となり、定常損失電力の半分までしか出力は出ません。（電力効率が悪い） なお、低電圧の大電流Ａ級動作させたシングル出力の電源を別のアンプで駆動し、結果的にＢ級の効率で増幅する形式もありますが、負荷と電源とのトポロジーで見るとＡ級シングルの出力段はＰＰアンプの出力端の先にくっ付いているだけであり、主要な電力増幅動作には寄与していません。（極端な話、Ａ級シングル出力段を削除しても動作する） ２、ＰＰ（プッシュプル）動作での組合せの数 ＰＰ動作をするには、正方向へ電流を流す回路と、負方向へ流す回路を、負荷に対して並列に組み合わせなければなりません。その為には負荷はGNDに対して浮いていてはならず、上の表のＥとＦの回路は使えなくなります。 つまり、ＰＰ動作をする出力段の組合せは上の表の＋群（Ａ+,Ｂ+,Ｃ+,Ｄ+）と－群（Ａ-,Ｂ-,Ｃ-,Ｄ-）の組合せで ４×４＝１６通りしかありません。 但し、この制約は出力トランスを使わないOTL-ＰＰ（古い！）での話であり、トランスを使うと負荷のGND電位や出力の極性に対する制約が全くなくなるので上の１２通りの出力段の全てが組合せの対象となり、12×12＝144の形式がありえます。 実際には電源やドライブ回路の最も簡単な構成になるＦ-同士の組合せが一般的です。 ３、OTL-ＰＰ出力段の実際 　１６通りの組合せそれぞれの特徴を評価します。 ３-1　：ＡＢ群同士の組合せ Ａ+、Ｂ+と、Ａ-、Ｂ-の組合せ４種（AA, BB, AB, BA）はいずれも電源が±共にGNDに対して固定され、複数ＣＨで共用できるので電源コストが安い利点があります。 　 ●ＡＡ型（フォロワ型ＳＥＰＰ） ・Ｎ型、Ｐ型のコンプリメンタリ素子が必要だが、ドライブ入力がVo±Vbeの１点に集約される。 ・ドライブ振幅はVo+Vbeが必要。（出力段でのゲインはゼロ） ・フォロワ出力なので100%の電流帰還が掛かり、裸の出力ｲﾝﾋﾟｰﾀﾞﾝｽと歪みはかなり低い。 １点でドライブできる事で、アイドリング設定と出力電圧増幅が独立でき、アイドリングが安定。 基本性能が高く、コンプリメンタリが容易に入手できる半導体では最も一般的な回路。 しかし、ドライブ振幅がフルに必要なので初段から電圧増幅段まで耐圧の大きな素子が必要で、回路素子数が多くなりがち。ドライブ部の電圧ロスが加算されるので電源電圧利用率も若干低下する。 それでも、高耐圧で性能の良いコンプリの半導体は安価で豊富にあるので、多少素子数が増えても全体のコスト上昇は微々たる物であり、これが採用されるのは合理性があります。 ●ＢＢ型（コレクタ出力型ＳＥＰＰ） ・Ｎ型、Ｐ型のコンプリメンタリ素子が必要。 ・ドライブ入力は+Vcc-Vbeと-Vcc+Vbeの２つが必要。 ・コレクタ出力なので裸の出力ｲﾝﾋﾟｰﾀﾞﾝｽは高いが、電源電圧一杯まで出力スイング可能。 ＡＡ型に対し、ドライブ入力が±Vcc付近の２点に別れてしまうので、アイドリング制御が難しくなる。 ドライブ電圧の交流成分は小さいが、結局ドライブ回路の印加電圧はVccなので耐圧は必要。 コンプリメンタリ素子の特性の違いに対して、駆動ポイントが別れているのでドライブ電圧が揃わない。 （１点駆動なら上下素子の印加電圧は同じで歪んだ駆動電流も１つに合成されるが、２点だとばらばらで 　駆動電流もそれぞれ半波整流波形のままになる） 出力をインバーテッドダーリントンにして、駆動点を１箇所に集めてから上下を駆動するとアイドリング制御はＡＡ型と同様に出来るが、駆動点が別れていることによる不利は解消されない。 横型のMOS-FETや、V-FETなど、出力石のgmが小さくて入力ｲﾝﾋﾟｰﾀﾞﾝｽが高い場合には、駆動点が別れても不利な点が現われにくいので、この方式でも十分実用になります。 しかし、高gmの縦型MOSやバイポーラＴｒではＡＡ型に較べて設計が難しく、利点の少ない回路です。 これに対する改善策として、Burr-BrownのOPアンプOPA1611で使われた新しい出力回路形式が右図。 Vbe２個分のバイアス電圧から出力石のアイドリングを設定し、ベース入力電流を上下で融通し合う事により、出力段のノンカットオフとアイドリング設定、さらにはベース駆動電流の上下一体化を実現している。非常に素晴らしい回路です。 入力電流はI2, I3のどちらでも（両方でも）入れられ、自動的にQ1, Q3のベースに振り分けられる。出力段はノンカットオフ化できますが、切替わり時に図のQ2, Q4のベース電流分がロスになるのでQ2, Q4に電流を流しすぎるとクロスオーバー歪みが発生します。このロスを小さくすることがポイント。 ●ＡＢまたはＢＡ型（トーテムポール型ＳＥＰＰ） ・出力石を同じ極性の素子で統一できる。（ＡＢはＮ型、ＢＡはＰ型のみ） ・ドライブ入力はＡＢ型の場合Vo+Vbeと-Vcc+Vbeの２つが必要。 コンプリメンタリが不要なので、ＰＰの上下対称性はＢＢ型より良好。 ＡＡと同様１つは出力と同じ大振幅のドライブ必要で、さらに駆動点が２つに別れる不利も発生する。 　→コレクタ出力側をｲﾝﾊﾞｰﾃｯﾄﾞﾀﾞｰﾘﾝﾄﾝにすれば駆動点を１箇所に出来る等、ＢＢ型と同様。 Ｎ型の素子しかない場合に良く使われた方式です。特性のやや劣るＰ型素子を使わない分性能を上げる余地はありますが、ドライブ点が別々の不利は大きく近年は余り使われていませんでした。しかし、新しい高速出力素子ではN-chしか入手できない物もあるので、最新のSiCやGaN素子を使うためにこの形式を採用する事は十分あり得る。 ３-2　：ＣＤ群同士の組合せ Ｃ+、Ｄ+と、Ｃ-、Ｄ-の組合せ４種（CC, DD, CD, DC）はいずれも±電源がフローティング必要で複数ＣＨの共用はできないが、高級アンプではＣＨ毎に電源を用意する事も多く、本質的な欠点ではない。出力振幅で電源全体が振られるので浮遊容量が大きくなり、電源トランスの巻線からも信号が外部ACに漏れる点には配慮が必要。 　 ●ＣＣ型（逆立ち出力） ・Ｎ型、Ｐ型のコンプリメンタリ素子が必要だが、ドライブ入力が±Vbeの１点に集約される。 ・コレクタ出力なので裸の出力ｲﾝﾋﾟｰﾀﾞﾝｽは高い。 ・ドライブ振幅はVbeのみ必要。出力段でゲイン稼ぐのでＡＡ型の1/10～1/40の振幅で良い。 ドライブが１点になる利点はＡＡと同様。（１点になる組合せはこのＣＣとＡＡの２つしかない） 出力段のゲインが高い分、ミラー効果でドライブは重くなるように思いがちだが、同じ出力での必要電流はＡＡ型と全く変わらず、振幅が低い分必要電力はとても小さい。（振幅が小さいのでZiが小さく見えるだけ） ドライブ振幅が小さいことは、ドライブ段の電源が低くて良いので、初段から耐圧の低い素子で十分。 スイングが小さいので振幅歪みも小さく、カスコード回路を必要としない。 初段やドライブ段の±Vccが小さいことは電力損失も低くなり、発熱による温度ドリフトが減少する。 出力石にgmの大きい物を使えば、100W出力でもわずか1Vrms程度の電圧で駆動できる。(±5VのOPアンプでもOK) その為に初段でダイレクトに出力段をドライブすることも可能で、少ない素子数で十分に高性能な回路が完成する。 トランス巻線の浮遊容量から出力が漏れる点さえ解決すれば、高級アンプにもっと使われて良い技術。 ●ＤＤ、ＣＤ、ＤＣ型（その他の逆立ち出力） エミッタ接地動作の逆立ち回路に、それ以外の動作の要素を入れると、 　・１点でドライブできない 　・大きな駆動電圧スイングが必要 などの逆立ち型の利点が損なわれてしまう。 したがって回路としては成立するが、実用上の利点がなく他の形式に対する優位性がない。 ３-3　：ＡＢ群とＣＤ群の組合せ 組合せとしては８種（AC, AD, BC, BD, CA, CB, DA, DB）あるが、いずれも片方の電源をGNDに固定し、もう一方の電源がフローティング動作で（広い意味では）ＣＳＰＰと呼ばれる動作形式に属する。※ ※本来のCSPPは下図のＤＢ型で負荷をGNDからﾌﾛｰﾃｨﾝｸﾞし、単電源で動作させるために出力トランスとカソードチョークを用いてﾊﾞｲﾊﾟｽＣで電源を代用させるものだが、電源と負荷、駆動素子の接続トポロジーの観点からはバイパスＣを電源と見なして「CSPPと同等の方式」とここでは分類する。 片方の電源をフローティングするので、逆立ち型と同様の浮遊容量を通じた信号漏れが発生し、さらに駆動点が２つに別れるドライブの難しさもある。 　 ●ＡＣ型、またはＤＢ型（Ｎ型ＣＳＰＰ方式） 共にＮ型素子のみを使ったＰＰであり、２つに別れた入力はトーテムポール型と似た動作（片側はエミッタ接地、もう一方はエミッタフォロワ）となる。フローティングした電源の効果でＤＢ型はドライブ電位は出力電圧から－側へVcc分シフトし、出力が大きく振れても－側から反対極性にまでは振れないので、電圧増幅段は片電源で済む。 この事は初段が電圧増幅段を兼用できることを示し、トーテムポール型の回路からレベルシフト段を削除し、簡素化できる利点がある。 ＡＣ型ではフォロワ動作の駆動点が出力振幅と同じ±に振れるので、レベルシフト段は削除できない。 なお、ＡＣ型で負荷の一端をGNDせずにトランスでPP動作させるのを「Circlotron」と呼び、古くから存在する形式である。この場合は負荷の仮想中点（トランスのｾﾝﾀｰﾀｯﾌﾟ）がGNDとなり、平衡のフォロワ出力として動作する。 真空管式のCirclotron回路では負荷の中点がトランスで固定されるのでバイアスが安定するが、半導体で負荷を完全にフローティングするとフォロワ出力ではアイドリングが設定出来ないのでエミッタ接地駆動にする必要がある。 平衡出力である事から出力トランスなしではＮＦＢが掛けにくいが、回路的には非常に美しい動作である。 ●ＢＤ型、またはＣＡ型（Ｐ型ＣＳＰＰ方式） 共にＰ型素子のみを使ったＰＰであり、極性が異なる以外はＮ型ＣＳＰＰと同様。 ●ＡＤ、ＢＣ、ＣＢ、ＤＡ型（コンプリＣＳＰＰ方式） 同極性の素子が使える利点が失われ、それ以外の欠点が大きいので実用には向かない。 以上をまとめると、トランスを使わないＰＰ回路としては、存在する１６の組合せの内、 ●ＡＡ型（フォロワ型ＳＥＰＰ） ●ＣＣ型（逆立ち出力） ●ＤＢ型（Ｎ型ＣＳＰＰ方式） ●ＡＢ型（トーテムポール型ＳＥＰＰ） ●ＢＢ型（コレクタ出力型ＳＥＰＰ） の５種までが実用回路であり、固定電源ではＡＡ型、浮動電源が使えればＣＣ型、コンプリ素子がなければＤＢ／ＡＢ型が優れている方式と言える。 ４、初段回路のトポロジー 入力信号を最初に受け取る初段の回路部は、出力段とのインターフェース部（多くは電圧増幅段やバッファ）まで含めると無限の組合せが考えられますが、系統的に解析するために初段入力部のみの回路形式で分類します。 （余分な回路を後から付加するのはいくらでも出来るが、それらは基本からの派生と捉えて単純化を図る。） 分類の手法としては、素子の種類（バイポーラＴｒか、ＦＥＴか）、極性（Ｎ型かＰ型か）、増幅形式（エミッタ接地かベース接地か）等でも可能ですが、ここではトポロジー的な解析が目的なのでシングル動作／差動動作／SEPP動作／差動SEPPの４種で区分してみました。 　 ４-1 ：シングル型（１個のみ使用） 入力素子の品種に関わらず、シングル動作では２次歪みが主体であり、低レベルでの直線性はあまり良くない。 （基本回路素子のシングル動作での直線性 の項を参照） 単なる抵抗負荷では電源変動に弱く、２次歪みも比較的大きいが、定電流負荷など後段のゲインを大きくして初段に要求される電流振幅を小さく抑えれば十分実用になる。 ●バイポーラＴｒのシングル初段 バイポーラＴｒではPNP/NPNや品種に関わらず、約0.6Vの入力オフセットと約-2mV/℃の温度ドリフトが避けられない。さらに入力バイアス電流 Ib=Ic/HFEがあり、それの温度係数も大きい（約-0.5%/℃）のでＤＣアンプは困難で、ＡＣアンプ構成とせざるを得ず、オーディオ用としては過去の回路。 ●ＦＥＴのシングル初段 J-FETでは入力=0でもIdssの電流が流れるので、ここを動作点にすれば入力オフセットをゼロにできる。 また、ピンチオフ電圧（Vp）から約0.6Vの所にＱポイントと呼ばれる温度係数ゼロの所があるので、うまく品種を選べば温度安定性もかなり改善可能。（素子の厳密な選別を必要とするので、量産は難しい） ドレインに定電流負荷として同一特性の素子を入れると、動作点がＱポイントでなくても入力オフセットドリフトがキャンセルされるので単にペア取りすればＯＫとなり、ＤＣアンプ構成も可能です。 ４-2 ：差動型（入力信号に対し、同極性素子２個を直列に接続するトポロジー） 同じ入力オフセットとドリフトを持つ素子で差動にすることでこれを打ち消し、ゼロに出来るのが最大の利点。 ＤＣ安定度に優れるのでＯＰアンプでは差動型の初段が常識で、一般的な半導体アンプも差動がほとんど。 さらに２次歪みも打ち消して低レベルでの直線性に優れるが、大振幅では最大電流は共通エミッタ電流で制限され３次歪みが急激に増加する。 ノイズの点では、入力素子が２個直列に入るのでシングルより等価ノイズ抵抗が２倍になり、３ｄＢ劣化。 差動の２出力が同時に得られるので、トーテムポール型の出力段など位相反転した２出力が欲しい場合にも最適。 負荷をｶﾚﾝﾄﾐﾗｰ受けで合成するとゲイン上がると共に同相ノイズ打ち消して電源変動に強くなる。（PSRR改善効果大） ●バイポーラＴｒの差動初段 バイポーラはオフセットとドリフトの問題が解消される差動が前提。（入力バイアス電流の問題は残る） 但し、素子単独での温度係数は大きいので、差動で打ち消しても２素子の温度差が0.01℃でも20μＶのドリフトが発生してしまう。低周波で特に低ノイズを狙う場合はワンチップにしてさらに周囲の熱と遮断する対策が望まれる。 電流大きいとgmが大きくなりすぎ、ＤレンジとNFB安定性に問題発生するが、Re挿入でgm制限することで改善出来る。但し、ベースバイアス電流の影響でむやみに電流は上げられない。（通常、1mA以下に設定） 2SC1775AなどNPN型の古い設計の石では、ノイズ源となるRbb'が大きく、低電流でのHFE低下、低周波でのNF劣化などPNPタイプに劣る点があったので初段はPNPと相場が決まっていたのですが、半導体プロセスが改善されてからの品種（2SC2240, 2SC2546等）ではPNPと遜色ない性能が得られています。 ●ＦＥＴの差動初段 入力バイアス電流の問題がないので動作電流を数mAに大きくでき、初段Ｄレンジ大きい。gmはあまり大きくないが品種を選べば必要十分なゲインは得られるので問題ではない。（ソース抵抗は省略出来る場合が多い） ゲート漏れのため電源電圧（Vds）は10V程度に抑えたいので、電源電圧が高いと耐圧の点でカスコード接続が必要。 ４-3 ：SEPP型（信号に対し、２個をコンプリメンタリ並列に接続するトポロジー） 上下の２出力が同時に得られるので、コレクタ出力型の出力段を直接ドライブ可能。 個々の出力電流はシングルと同様に２次歪みとなるが、上下の電流をｶﾚﾝﾄﾐﾗｰで折り返す等で一つに合成するとPP動作で２次歪みを打ち消し、ドリフトもかなり軽減される。 アイドリングでＤレンジ（最大出力電流）が制限されないので大振幅での直線性に優れ、高速パルスに対応する為の大きな初段Ｄレンジが必要な場合に適する。基本的には電流帰還タイプの動作となる。 ●バイポーラＴｒのSEPP型初段 バイポーラSEPPはベースバイアス電圧が必要なので初段ベースを直接入力に接続できず、何らかのバイアス回路を付加する必要があるのでノイズ性能が劣化し、初段としてはほとんど使われていない。 バイアス回路として前段にｴﾐｯﾀﾌｫﾛﾜを用いる「ダイヤモンド回路」は、４-5（入力バッファ追加型）の項で説明する。 ●ＦＥＴのSEPP型初段 J-FETではゼロバイアス（又は自己バイアス）で動作させられるので入力にバイアス回路の付加が必要なく、簡単にSEPP型の初段を構成できる。コンプリとなるPchの品種が少ないのが問題点。 ノイズは２素子が並列になるのでシングルより３ｄＢ（差動からは６ｄＢ）改善され、雑音性能は非常に良好。 NchとPchの特性が完全に揃っていれば、シングルの２次歪みが打ち消されて無歪みとなるが、実際は10-20dB程度の改善効果に止まり、低レベルでは残留２次歪みで差動より歪みは大きい。 温度特性はNchとPchでＱポイントが若干異なるので完全には打ち消されず、少しドリフトは発生する。 入力オフセットと２次歪み改善を良好にするには、コンプリメンタリのIdssと発生２次歪みの量を共に揃える必要があり、素子の選別条件が厳しいので、外部にオフセット調整と２次歪みキャンセル量調整機構を付けることが望ましい。これで温度特性を残してノイズ、歪み、Ｄレンジの全てを良好な特性とする事が出来る。 ４-4 ：コンプリメンタリ差動型（入力信号に対し、素子４個を直並列に接続するトポロジー） 差動のコンプリ並列化とコンプリＰＰの差動接続の２種あり、トポロジーとしては直並列に接続した４素子の中間点をショートするかOPENとするかの違いになる。 ●単純な差動のコンプリ並列 単に極性の異なる差動出力がもう１対増えるだけで基本的な性能改善はなく、Ｄレンジも増加しない。 ドリフト対策されたコンプリの初段出力が欲しい場合には有効。（ドレイン出力のSEPP出力段の駆動など） ２対の差動出力を１つに合成すれば、最大出力は２倍、ノイズは３ｄＢの改善となる。 バイポーラＴｒの場合には、NPN/PNPのバイアス電流が打ち消し合うので、Ibを小さく出来る効果がある。 J-FETではコンプリの共通ソース間の電位差を利用して、上下の定電流回路を１個で簡易化も可能。 ●コンプリＰＰの差動化 SEPP型での残留ドリフトと２次歪みを差動で打ち消して、大幅に改善。電流のＤレンジは元のSEPPと同じで良好。 ノイズレベルはSEPP型から３ｄＢ劣化するが、微少レベルから大振幅まで直線性が良く、非常に大きなＤレンジを実現。個々の出力は２次歪みを含んでいるので、差動または上下の電流を合成して利用する必要がある。 電流制限がないので大入力時の過電流への対処（保護）が別途必要。 J-FETでは単純にSEPP型初段を２個並べるだけで良く、外部からの定電流等のバイアス回路付加は不要。 Nch/PchのIdssが異なっても、オフセットは差動接続でキャンセルされるのでFETの選別が非常に楽。（Nchの２個、Pchの２個でそれぞれペアとしての特性が揃っていれば問題ない。）同様に残留２次歪みもキャンセルされ、品種の少ないPchの選択範囲が広がる。 バイポーラＴｒでは、SEPPとするには入力部にバイアス回路の挿入が必要なので複雑化し、利点が少ない。 ●バイポーラＴｒ差動対エミッタ間結合による直線化手法（flip-flopのオリジナル） バイポーラでもJ-FETのゼロバイアスコンプリSEPP差動接続と同様のトポロジーで動作するようにした手法。 各入力素子に全部Vbe補償付けてコンプリSEPPとする代わりに、単純な差動のコンプリ並列の共通エミッタ間を電圧源で接続し、等価的にSEPP動作をさせることが出来る。 右図のように、４つの出力をカスコードバッファで２つにまとめる事で初段Vce電圧を常に一定に保ち、直線性をさらに高める事も出来る。 単にSEPP動作させるだけではクロスオーバー歪みが発生するが、共通エミッタ間のバイパス路のｲﾝﾋﾟｰﾀﾞﾝｽとバイパス電流比を適切な値に設定することで、アイドリングの数倍の出力電流までクロスオーバー歪みの全くない非常に直線性の良い回路が作れる。 　→　内容詳細は「基本回路素子の直線性」の 該当記事 を参照。 ４-5 ：入力バッファ追加型（最初にバッファで受けてから初段に信号を入力するトポロジー） 最初の分類では触れませんでしたが、初段に信号を伝える前にバッファを入れてインピーダンス変換をしたり、バイアスを与えて特性を改善するのも有力な手法です。 ●FETソースフォロワでバイポーラ初段をドライブ アナログ時代のオシロでは、μPA70A（デュアルFET）のソースフォロワを差動初段の前に入れている構成が普通でした。 OPアンプにもFETソースフォロワでバイポーラ差動初段を駆動している構成があります。バイポーラ部の初段構成は、単なる差動以外にもソースフォロワの下にバイアス回路をくっつけてSEPPタイプにする例もあります。 入力バイアス電流の問題が解消し、バイポーラ初段部に好きなだけ電流が流せるので高速性も十分ですが、ノイズ特性はFETの分だけ悪くなります。 ●エミッタフォロワでバイポーラ初段をドライブ この構成では、最初のフォロワでバイポーラのオフセットとドリフトが補正できますので、シングルで問題になった点のかなりの部分が改善可能です。シングル入力にフォロワを追加するのでは、石数が差動と同じで差動の利点であるCMRR（同相成分除去性能）が得られないので効能が少ないのですが、SEPP型のバイポーラ初段に適用すると、欠点であるバイアス回路がフォロワで代用できるので好都合。 「ダイヤモンド回路」とも呼ばれるこの構成は、初段ではなくて出力段や段間の電流変換部に使われる事が多いですが、初段としても立派に通用します。これをモジュール化して「HDAM」と命名したのはマランツですが、特別な回路ではなく常識的な回路のひとつです。 最初のフォロワに電流を流しすぎるとベースバイアスで電流ノイズが増え、少なすぎると電圧ノイズが増えますので普通のバイポーラ入力と同様の信号源インピーダンスに合わせた電流設定が必須です。 このダイヤモンド回路は様々な応用が可能で、非常に有用ですが、バイアスの安定性も考えて性能を出そうとすると部品数がかなり増えてしまう傾向があります。 NFBを大きく取った設計では初段に要求される性能は単なる差動で十分なので、わざわざ複雑な構成の初段を組む必要性が薄いですが、「無帰還」で性能を出そうとすると初段の直線性が重要になるので、SEPP型やコンプリPPの差動、そしてダイヤモンド回路の応用型などの大電流でも直線性の良いタイプが活躍するようになります。 　　　　　　　（以上、2011.9.17 記載完、2011.10.5 修正加筆） ５、増幅素子数の少ない回路（シンプル化） 無駄に複雑な回路は誰でも設計できますが、本当に美しくてスマートな回路は「必要最小限」の素子数で「必要十分」な性能を実現する回路でしょう。 例えば、３段ダーリントンのSEPP回路で十分なアイドリングを流し、電圧増幅段にはカスコードを多用し、初段には十分電流を流した高gmのFETを使い、有り余るゲインを位相補正のテクニックで制御して十分な量のＮＦＢを掛ければ特性的には0.001%をはるかに切る歪み率を実現できるのは当り前です。（本当に-120dBを超える値を得るには高い実装技術も必要） でも、「アンプに必要な性能」の所で検討したように、聴感上で必要十分な歪み率の値は0.01%もあれば良く、それ以上の数字上の高性能化はあまり意味がありません。実際、回路を工夫すればたった４石の回路でも最大出力100Wで10W出力での歪み率0.003%程度のアンプは作れます。（無理に石数を減らすと、そのしわ寄せで回路がスマートでなくなる傾向があるので、実際には６～８石程度がバランスが良い。） 必要十分な性能を得られる最小限の構成を検討しておけば、そこから音質検討（音質に関与している部分を探って改善を図る）で部品を変えたり回路を追加して変化を検証するのが非常に楽になります。 （最初にたくさんの部品を使って性能を出した回路はそこから部品を取るのは難しいのですが、シンプルな回路でスタートすれば部品を追加するのは簡単。部品数が少ないことは、どの部分が影響が大きいかの特定が容易。） ここからは、主要な出力段の形式別に、初段との組合せと十分な性能が得られるまでに必要な素子数を検討します。 必要な素子数の尺度は「何石か」で数え、 ・トランジスタやFET等の能動素子を１石と数える。デュアルTrは１個で２石とする。受動素子のDiやＣＲは数えない。 但し、例外として ・ﾊﾞｲﾎﾟｰﾗTr出力段はﾀﾞｰﾘﾝﾄﾝ接続した２個を「１石」と数える。MOS-FETはそのまま。 ・出力段のバイアス回路（TrのVbeﾏﾙﾁﾌﾟﾗｲﾔ）は増幅には関与しないので数えない。 ・定電流Diは実質的にFETなので１石とする。 その他、共通認識として、 ・実用最大出力で８Ω/100W程度の規模を想定（Pc=100Wクラスの石で、電源±50V程度） ・必要な性能として、10kHz,10W出力で0.01%の歪み率を実現できる最小限の構成を検討。 ・純Ａ級などの無茶な設定は避け、消費電力は常識の範囲内とする。 この条件では、出力段をドライブするのに必要な電流は、MOS-FET/ﾊﾞｲﾎﾟｰﾗTr共に 10kHz,10Vrms出力では0.2mArms以下、最大出力時に1mA程度です。 なお、MOS-FETは周波数により必要なドライブ電流が異なり、低周波では小さく、10kHzより高い周波数ではﾊﾞｲﾎﾟｰﾗTrより大きな電流を必要とします。（MOSはﾊﾞｲﾎﾟｰﾗTr２段ﾀﾞｰﾘﾝﾄﾝより高域で負荷が重い） （以下、実際の設計例と試作した性能評価結果を順に記載） 　→　●フォロワ型ＳＥＰＰ出力アンプの場合 　→　●逆立ち出力のアンプの場合 　→　●Ｎ型ＣＳＰＰ方式のアンプの場合 　→　●トーテムポール型ＳＥＰＰ出力アンプの場合 　→　●コレクタ出力型ＳＥＰＰアンプの場合 　　　　　　　　オーディオアンプ設計の技術に戻る　　　　　　AudioのTOPに戻る