基本回路素子の直線性検討
ここでは、基本回路素子としてバイポーラトランジスタ=Bi-Tr と、FETについて、歪みの発生原因とその発生量の具体的な計算方法を検討します。（詳細は各項目のリンク先参照） §１、伝達特性（順方向gm）の直線性 ・シングル動作 　シングルでは伝達gmが動作電流に比例するので、２次歪みが発生。 ・差動動作 　差動では２次歪みを打ち消して低レベルでは歪みが小さい。 　大振幅では３次歪みが急増し、アイドリングの２倍でクリップ。 ・ＰＰ動作 　ＰＰでは、大振幅でもクリップしないのでダイナミックレンジに優れる。 　Bi-Trでは動作振幅により最適なｱｲﾄﾞﾘﾝｸﾞ条件が異なり、Reに最適値がある。 　FETではＡ級範囲で理論的には無歪みだが、N-ch/P-chの特性差で 　２次歪みの残留、ソース内部抵抗で３次歪みの発生がある。 ・ＰＰ動作の差動接続 　ＰＰの差動では、N-ch/P-chの特性差で発生する２次歪みを差動で 　キャンセルし、最も直線性に優れる。 　Bi-TrのPP差動では、入力ｵﾌｾｯﾄのｷｬﾝｾﾙ効果以外は基本的に単純なPPと同じ。 ・共通エミッタ間にバイパス路を設けた新形式 　Bi-Trでも、低いアイドリングで非常に良好な直線性を実現。 　ﾊﾞｲﾎﾟｰﾗ初段の限界（ﾍﾞｰｽﾊﾞｲｱｽ電流とＤレンジのﾄﾚｰﾄﾞｵﾌ関係）を大幅に改善。 ・その他の直線性改善手法 　ｶﾚﾝﾄﾐﾗｰで電流変化を前段に戻しVbe変化を打ち消す手法（ｽｰﾊﾟｰﾘﾆｱｻｰｷｯﾄ等） 　Vbe変化を検出して前段に打ち消し電圧を発生させる手法（ZDR、ｽｰﾊﾟｰA等） 　ＮＦＢでバイアス電圧を制御する手法（ﾄﾗﾝｽﾘﾆｱﾊﾞｲｱｽ等） 　差動でバイアス電圧をずらして合成gmをリニア化する手法（Multi-tanh方式） 　その他の方式 §２、入力電流の直線性 ・素子その物の入力電流成分 　Bi-Trでは、出力電流の1/hfeのベース電流、歪み要因はNPN/PNPのhfe 　ばらつきによるＢ級ＰＰ動作時のクロスオーバー歪みが最大でＡ級動作範囲内 では歪みは小さい。 　FETの場合、オーディオ帯域ではCiの充電成分は小さく、影響は少ない。 ・帰還容量成分(Cre, Crss)の歪み 　Bi-Tr、FET共に、帰還容量成分の歪みが支配的となる場合が多い。 　帰還容量に印加される電圧は、Vi+Voであり、jωCr(Vi+Vo)の電流が流れ、 　Crの電圧依存性により２次歪みが発生。 　信号源抵抗Ｒｇが小さい時は影響はないが、大きいと大きな電流歪みを発生 　する。（信号入力や電源変動でのVce変化でベース電流が変動し、入力に 　不要な信号が発生する。この成分はＮＦＢが掛からないのでＲｇが大きい時は 　そのまま性能劣化になる。） 　ｶｽｺｰﾄﾞでVo変化の影響を回避、さらにViでﾌﾞｰﾄｽﾄﾗｯﾌﾟすればVi変化もｷｬﾝｾﾙ。 §３、電圧振幅に対する直線性 ・出力抵抗(Ro)の歪み 　出力抵抗は電圧・電流依存性があり、この非直線性が低域での歪の要因となる。 　PNPのRoはNPNと較べてかなり小さく、ｺﾝﾌﾟﾘﾒﾝﾀﾘPPではPNP側が支配的。 ・接合容量の充電電流成分 　高周波では接合容量の非直線性が最大要因でBi-TrではCob、FETではCossの値 　帰還容量(Cre, Crss)成分は入力側へも注入されるので、より深刻な影響がある 　電源電圧が低いと変化率が大きくなり歪が増える。高電圧はCob歪低減に非常に有効 ・Ｒｏを大きくする回路技術 　基本のエミッタ接地、差動回路のＲｏの値 　エミッタ電流帰還による改善 　カスコードによる改善（単体Ｒｏのhfe倍） 　ｶｽｺｰﾄﾞのベース電流をエミッタ側に返す回路（単純ｶｽｺｰﾄﾞのさらにhfe倍改善） 　ウイルソン型カレントミラー（単純ｶｽｺｰﾄﾞの1/2の性能） 　電圧段出力と次段ﾌｫﾛﾜの入力石を同じ品種にして相互で打ち消す方法 §４、熱による歪の発生 ・素子の温度係数と温度変化による動作点変調 　パワー段や高電圧部の素子では発熱による接合温度の変動が大きくなる。 　温度係数が大きいと瞬間的な温度変化が歪の原因となる。 　Bi-Trでは1℃の変化で入力Vbeに2mＶもの熱による変動が発生する。 　特に初段は影響が大きいので注意が必要。 ・熱歪みに対する対策 　出力段ではNFBによる改善効果が大きいのでNFBを増やすのが最も有効。 　熱抵抗の小さい素子を使い、パラ使いやカスコードで発熱を低減するのも有効。 　初段など、微小信号に対しては熱揺らぎもノイズ要因となるので発熱部からの 　遮蔽が重要。 　FET初段では温度係数がゼロになるQポイントが使える。1chipデュアルが最良
ＡＭＰの目次に戻る　　　　　ＨＯＭＥに戻る