●素子の温度係数と温度変化による動作点変調
半導体の温度特性で述べたように、増幅素子の入力電圧(Vbe, Vgs)には数mV/℃の温度係数があるので、発熱の大きい部位では素子の瞬間的な温度変化による動作点変調が「熱歪み」として現れる。（数秒以上での熱変動は動作点の温度ドリフトとして現れる）
下の回路例で、実際の影響度がどの程度になるかを試算する。
条件：出力100Hz 20Vrms（RL=8Ωで50W出力）
出力石：（赤がVce、紫がIc、緑がPc）電圧ｽｲﾝｸﾞがVcc/2でPcが最大の78Wとなる。 平均損失は31Wで周期の1/2はカットオフで無損失。
5ms付近でのθjcは0.2℃/W程度なので平均から±30Wとすれば 瞬時温度変化は±６℃程度で Vbe変化に換算すると±12mV。
ﾄﾞﾗｲﾌﾞ石：（赤がVce、紫がIc、緑がPc）
ｱｲﾄﾞﾘﾝｸﾞが12mAなので、無信号時の損失0.6Wから 平均損失はあまり増えない。
To-126タイプの5ms付近でのθjcは5℃/W程度なので ±0.6Wとすれば瞬時温度変化は±３℃程度で Vbe換算で±6mVになる。
２段ﾀﾞｰﾘﾝﾄﾝSEPPのVbe瞬時変化は、NPN/PNPで相補的に変化するのでアイドリング設定にはあまり影響がなく、電圧段出力とのオフセット値の変動となる。
この回路の場合ではＱ３出力ｲﾝﾋﾟｰﾀﾞﾝｽと２段ﾀﾞｰﾘﾝﾄﾝの入力ｲﾝﾋﾟｰﾀﾞﾝｽはほぼ100kΩと同じくらいなので、出力変動は半分のさらに1/NFBになり、100HzでのNFB量は84dBあるので±18mVの変化は出力で0.54μVと完全に無視できる値。
但し、出力段を無帰還とした場合はNFBによる改善が働かないので、オフセット値の変動はそのまま出力の変動となる。NFB量が小さい場合は注意が必要。
電圧段：
Icの振幅は2.1±0.2mAと小さいのでPc変動はVce変動が主要因になる。（定常時の100mWに対し、±60mW）
2SC2240のようなPcmaxの小さな石では、パッケージの熱容量が小さいのでθjcはmsオーダーでも50℃/W程度あり、±60mWでの瞬時温度変化は±３℃程度。
この回路の場合では、初段電流の出力ｲﾝﾋﾟｰﾀﾞﾝｽはｶﾚﾝﾄﾐﾗｰで十分高いのでVbe変化は影響がなく、hFEの温度変化(0.5%/℃)によるベース電流変動が問題となる。
hFE=500としてIc=2.1mAに対しIb=4.2μA、これが±1.5%変動するので0.063μA。初段gm=19mSなので入力換算では±3.3μVの変動が発生する。
Q6の定電流側はPcはVce依存なので同様に±60mWの瞬時変動で、2SA1360はパッケージの熱容量が少し大きいのでθjcは10℃/W程度で温度変化は±0.6℃程度。エミッタ抵抗の電圧降下が1.1Vなので電流変化は±0.1%の2μAであり、Q3のＩb変動±1.5%と比較すれば無視できる値。
電圧段のPc変化は電圧波形と相似なので、一定の正弦波なら熱変化の時間遅れで移相がずれるだけで歪率には現れないが、周波数や振幅の変動があると時間遅れの為にゴースト歪みとなります。入力換算でμV単位の歪み（信号の-120dB）が検知できるかは疑問だが、測定器の数値に掛からない要素があるのは確か。
初段石：
この回路ではNFB量が大きいので初段の電流振幅は1kHzでも5μA程度であり、発熱量変化は入力電圧によるVce変動（50V±1.4V）要因が主となる。25mW(50Vx0.5mA)の±3%なのでわずか0.7mWだがθjc=50℃/Wとして0.035℃、Vbe換算で１石当り±70μVの変動が発生する。但し、入力電圧によるVce変動は差動のＴｒ両方に同相で同じだけ印加されるので放熱条件が同じであれば変動分は差動で打ち消される。
電流振幅分は差動で打ち消されないので、低域ゲインが小さい（NFB量が少ない）場合は電流振幅要因の発熱でVbeの熱変動が非常に大きくなる。（例に挙げた回路では100Hzでは振幅0.5μAなのでVbe変化は２石合計で±5μV）
例えば、抵抗負荷の差動２段回路では初段電流振幅は±0.1mA程度必要となるので、50V印加していると発熱変化は±5mWでVbe換算で２石合計では±1000μVもの熱変動が生じる。
この値は２段目以降の影響と較べると桁違いに大きく、初段に関しては熱変動の影響に特に注意しなければならない事を意味する。
●熱歪みに対する対策
出力段：
瞬時Vbe変化は、Vbe温度係数×損失変化×θjc熱抵抗 なので、この積の値が許容範囲になるようにすればよい。最終的に出力に現れる量は1/NFBになるので、NFB量を低域で大きくするのも対策になる。（周波数が高いとパッケージの熱容量でθjcは徐々に低下する）
Vbe温度係数は不変だが、素子の温度特性の所で紹介したような「温度補償素子内蔵型」の出力石を使えば瞬時Vbe変化をも打ち消すことが出来る。→これが最良の方法。
問題は、そのような素子は一般的でなく入手性が悪い点。
「無帰還の出力段」のような最も厳しい条件では、θjc熱抵抗の小さな素子を多数パラで使う事が基本的な対策になるが、４パラにしても1/4の±3mV程度の変動が残る。Pcmaxの大きな石を使ってVccを下げても1mV以下にするのは難しい。
出力段の熱歪み対策の一つに「Ａ級」があり、定格負荷でのクリップ最大電流の半分のアイドリング流すことで電流変化とVce変化が打ち消し合い、損失Pcの変動を小さくする（理想的にはNPN/PNP側のPcを瞬時値も含めて同じにする）事が出来る。
但し、完全に変動が抑えられるのは「純抵抗」の定格負荷時のみであり、負荷抵抗の値が変わったり、ボイスコイルｲﾝﾋﾟｰﾀﾞﾝｽで電流位相が純抵抗から外れると打ち消せなくなる。普通のスピーカーは100Hz以下で純抵抗とは見なせないのでＡ級は完全な対策にならない。
実際に有効なのは出力石にｶｽｺｰﾄﾞを付けてVceを数Ｖに抑え、損失Pcその物を減らすことである。Vccの50Vから５Ｖに固定した場合、Pcを1/5程度には減らせる。(1/10にはならない)
「発熱が少ないから小さな石で良いだろう」とθjcの大きな素子を使ってしまうと熱変動が減らないので注意を要する。
日立の横型Mos-FET：J352/K2221等は、アイドリング条件のId=100mA付近では温度係数がほぼゼロでｱｲﾄﾞﾘﾝｸﾞは非常に安定だが、大電流領域では+10mV/℃@4Aと通常の縦型Mosより大きな熱変動がある。ｇｍも小さいので無帰還には向かない。
電圧増幅段：
右図のような差動２段回路の場合、Q5を入れない普通のカレントミラー負荷では差動２段目の出力電圧スイングによる発熱変動はQ4のみでQ3側はVce変化しない。
従ってQ3,Q4のVbe変化が初段に少し影響する。
この図のようにQ5の追加でVceの値を揃えるとQ3,Q4の発熱量が瞬時値でも揃うのでVbeの熱変動は差動でキャンセルされる。（但し、負荷の電流振幅が大きいと電流分の発熱差が発生）
差動２段目のカレントミラー負荷をやめて、単なる抵抗負荷にするのも熱的には改善効果が高い。負荷抵抗の電圧降下がVccと同じであれば、出力のスイング時もVce変動とIc変化が打ち消し合ってQ3,Q4のコレクタ損失はあまり変化しない。（大振幅時も両者の発熱量が瞬時値でも揃う）
電圧増幅段の熱歪みのレベルは通常は初段より十分小さいので、極端に熱容量の小さな素子を使わない限り問題はなく、発熱量に応じた放熱対策と熱結合による温度補償があれば十分。
初段：
バイポーラ(BJT)の場合は、NFB量を大きくして初段の電流振幅を小さくすることが最も効果が大きい。1chipのデュアル素子が使えれば最良だが、初段用の低雑音素子はすでに入手が困難なのでカスコードを付けて発熱量を減らすことも良い対策である。
微小信号に対しては熱揺らぎもノイズ要因となるので発熱部からの遮蔽も重要。
FET初段では、2SK170のような高gm品種では数mAの領域ではBJTに近い2mV/℃の温度係数があり、温度係数がゼロになるＱポイントは10mAを超える。高gm品種を使う場合はBJTと同様の配慮が必要である。
数mAがＱポイントになる品種は1mAでのgmが3～4mSであり、1chipデュアルのμPA70Aは0.8mA、μPA63Hは2mA付近で温度係数がゼロになる。μPA68Hや2SK150, 2SK389はgmが高いのでＱポイントは6mA位だが、1chipなら差動でVgs温度変化をキャンセルできる。
FET初段は熱的には非常に安定しているので、OPアンプICに外付けで初段差動を追加して性能改善する事が出来る。（バイポーラではOPアンプIC並みの温度安定性は出せない）
直線性の頭に戻る ＡＭＰの目次に戻る ＨＯＭＥに戻る