「超シンプル４石アンプ」の実験では、MOS出力の８Ω100Wではゲートドライブの負荷が重く、単純なエミッタフォロワ１石では駆動力が不足気味な事が分かりましたが、回路のシンプルさは出来るだけ維持しつつ、更なる性能向上を検討してみました。
まずは前回の結果のおさらい、回路的には
・初段はベース接地動作、
10kΩ抵抗でエミッタに信号入力
・抵抗負荷のゲイン１倍をＰＦＢによって
擬似的にハイゲインにする（D-NFB方式）
・エミッタフォロワ１石で逆立ち方式の
MOS出力段をドライブ
・DCドリフト対策に、FETのDCサーボを導入
で、出力のバイアス回路含めて合計６石の
構成になっています。
この回路構成での１ｋＨｚの歪み率特性は・赤線がMOS出力の８Ω100W（上の回路図のまま）
・青線はK971/J172の４Ω40W出力段の場合
・黒の細線はバイポーラ８Ω100W出力段の場合
いずれも+20dBV（８Ωでは12.5W）の出力では
-90dB(0.003%)程度で、初段石の電流振幅による
Vbe歪みが原因で、この辺りが限界のようです。
これをさらに一桁（0.0003%）改善することを目標とします。
改善点をいろいろ検討しましたが、ポイントは
・まず、初段電流振幅を下げるために、10kΩ抵抗負荷を定電流に変更
・抵抗入力の反転アンプでは入力インピーダンス低いので、
ベース側から入力を入れ、普通の正相アンプにする
・ＤＣサーボなしにドリフト対策する為、デュアルFETのSRPPで初段を構成、
自己バイアスで負電源を削除（片電源のみで動作）
・ＭＯＳ出力の大きな容量を駆動するために、ドライブ石もSEPPにする
・アイドリングの温度補償はMLE20/MJD20の8Ω100Wとほぼ同じ、出力は２パラ
で４Ω200W出力に余裕で対応
・NFB抵抗を小さくして、熱雑音を低下
以上のアイデアを盛り込んだのが次の回路です。（初段SRPPのカスコードK246は後で説明）
結果的に、非常にユニークな面白い設計になりました。
・初段のK240とK246はGRランクで、いずれもIdss=6mA
・初段ソース抵抗は100Ωで1.8mAに自己バイアス
・定電流負荷も同じFETで初段のオフセットとドリフトをキャンセルする
・上側定電流のソース抵抗100Ωに2.7kΩ程度をパラってＮＦＢ抵抗とのＤＣバランスを取る
・ドライブにはコンプリのMOS-FETで数100mAの出力MOSゲート充電電流に対応し、同時に高入力インピーダンスで初段の電流振幅を軽減
・ドライブ石のバイアスにはシリコンDiとショットキーDiを直列にして0.8Vを得、アイドリングを調整
ショットキーDi削除しても約3mAとなり、性能は同等です。（青色の記述は、2010.8.07 追記分）
・5.6VのツェナーDiでレベルシフトし、ドライブ段も片電源で動作
・出力段のバイアスに大容量のＣを抱かせ、電源ON時のアイドリング立上りを１秒以上遅らせて、ON時のPOPノイズをMUTINGする。温度補償のC3113のベースインピーダンスが高くなるので、B-C間に0.022uF程度のＣを付ける必要あり。
・NFBに並列の47pFは、システムの高域カットオフを1.2MHzに設定すると共に、数MHzでの位相遅れを進み補償し、NFBの安定化に必須。
・初段の負荷10pF追加も、N-CH側（出力－）に振れた時の発振を止めるために必要。10pFは、出力MOSのG-D間に470pFを１個追加（MOSのCrss電圧変動分をダンピングする）で削除できることが分かりました。
最初は、初段のカスコード（K246）はなかったのですが、正相アンプにした事で入力信号によってソース電位が変化し、初段のVdsが変調されることが原因で２次歪みを含む初段電流変化が発生するので期待したほどには歪みが下がらず、やむを得ず追加しました。
右のグラフの黒線がK246を追加する前の特性ですが、初段Vds変調による２次歪みが負荷OPENでも発生し、0.001%を切ることが出来ません。（PFBを掛けても改善されない）
せっかく石数を増やして性能向上を図っているのに、以前と大して変わらないのでは意味がないので、「どうせなら」と２石投入しました。K246はK240よりgmが小さい（Vpが大きい）ので、同じIdss=6mAでもK240のVdsは1.8mA時に2.0V程は確保されます。
改善後の歪み率が、赤（８Ω）と青（４Ω）です。
目標とした0.0003%を余裕でクリアし、８Ω負荷では10Vrms出力時に0.00016%(-116dB)をマークしました。入力換算で0.36uVと、非常にローノイズです。（ノイズのBW=10kHzで評価）
初段にカスコードを追加したことにより、電源に対するインピーダンスが10MΩ程度にまで高くなり、電源リプルの影響を受けません。以前は±22V電源にノイズが乗らないような工夫が必要だったのですが、1000uF程度のコンデンサで整流したままでも問題なく使えます。
ところで、回路図全体を眺めると真空管のＰＰアンプのような気配がしませんか？
・初段は自己バイアスの片電源
・SRPPで初段のゲインを稼ぐ
・出力はソース接地のＰＰ動作
・出力トランスで位相反転して合成する代わりに、半導体のコンプリメンタリで位相反転なしで電源を通して直接合成
なお、本当のSRPPでは初段の出力を上側定電流回路のソース抵抗の上（K246のソース端子）から取りますが、今回はSRPP接続ではなく、単なる定電流負荷として動作させています。
SRPP接続すると初段の出力インピーダンスが1/gmRkに低下し、次段をドライブする能力が強化されますが、ここに一種のソースフォロワ動作を入れると全体の位相回転が増加し、60dB以上の強力なNFBを掛けている関係上、高域安定度が低下します。
実際、SRPP接続にすると低域での２次歪成分が逆に増加した（原因は不明）ので、安定度重視でそのままです。
写真は、小振幅での方形波応答（100kHz, 2.5Vp-p）です。
少しオーバーシュートが見えますが、500kHz付近に0.8dB程の盛り上がりがあり、1.2MHzで-3dBの周波数特性です。NFBに並列の47pFを82pFに大きくするとオーバーシュートはほとんどなくなりますが、クリップ時の安定度が少し劣化するのでそのままにしました。出力MOSのG-D間に470pFを追加後は100pFにしても安定ですが、その場合はＦ特が600kHz-3dBに低下するので方形波応答は少しなまる。
ところで、この回路にはD-NFB方式で使っていた正帰還（PFB）がありません。
つまり、D-NFB方式のアンプではなく、単なる逆立ち出力のNFBアンプです。
回路図上では、ドライブのK213ソースから初段K240ソースへ20pFのコンデンサを接続すれば、正帰還で初段のドレイン側負荷容量（約20pF）を打ち消してゲインが上がり、実際４Ωの+25dBV出力時には出力段のクロスオーバー歪み成分を少し打ち消して2.5dBほど歪みが下がります。
ただ、正帰還で高域ゲインも上がるので、発振はしないもののクリップ時や大振幅での方形波応答では波形の乱れが素直でなくなる傾向があり、シンプルなPFBなしの構成にしました。
（初段のゲインが１だった時は、PFBで40dB程の劇的な改善が見られたが、今回の回路では初段のゲインが非常に大きいので、PFBでゲインが上がっても歪み成分に対する打ち消し効果は小さく、改善も限定的となる。）
下の写真は、大振幅時の方形波応答（300kHz, 60Vp-p）です。
立ち上がり、立ち下がり共に400V/usの最大スルーレートで、出力段でゲインを持っている為にドライブ段に必要な電圧スイングが小さく、非常に大きなスルーレートを得ました。
正弦波では500kHzまでほぼフルスイング出来ます。（500kHz以上の周波数でクリップが近くなると、初段の気絶現象で出力にＤＣ成分が出て来ます）
出力段とドライブ回路は1MHz帯域の４Ω200Wアンプとほぼ同等ですが、それにSRPP型の初段（わずか1.8mA動作！）を付けただけでこの性能が出るのは面白い。
初段にデュアルFETを使っているので、差動の初段と同じＤＣ安定度が確保でき、ＤＣアンプでも出力のドリフトは100mV以上は動きません。
実際に実用アンプに組み込むには、逆立ち出力なので電源トランスの巻線に出力電圧が乗る（高周波が入力されればＡＣラインに高周波が撒き散らされる）のに対する対策を講じる必要があります。具体的には、スイッチング電源の１次に挿入されている様なコモンモードチョークを各ＣＨの出力段用電源トランス一次に入れるべきでしょう。
（以上、2010.08.04 UP）
具体的な設計例の解説に戻る オーディオアンプ設計の技術に戻る HOMEに戻る