LTspiceを使った回路設計手法　５、ＭＯＳーＦＥＴの定数設定詳細
　
LTspiceで用意されているMOS-FETのモデルは、大別すると２種があり、
１、NMOS またはPMOSで定義するモノリシックIC内のMOS-Tr：サブストレート端子を含む４端子構造
２、VDMOSで定義する、個別半導体素子の縦型MOS：３端子構造

ここではオーディオ用途として使うパワー用個別半導体が対象なので、VDMOSのみ解説します。
基本的な書式は　.model Tr_name VDMOS(param1 param2)　であり、N-chか、P-chかの区別はParamの中で定義します。 例えば、こんな感じ。

.model 2SJ554 Vdmos(Pchan Rg=23 Rd=22m Rs=16m Vto=-2 Kp=10 Cgdmax=3n Cgdmin=30p A=0.44 Cgs=2n Cjo=2.9n mfg=Hitachi Vds=-60 Ron=38m Qg=40n)

素子の定義ファイルは、C:\Program Files\LTC\LTspiceIV\lib\cmp\standard.mos にまとめて入っていますが、品種をピックアップする際は、シンボルNMOSならN-ch、PMOSならP-chの品種が自動的にリストアップされます。

●パワーMOS-FET（VDMOS）のモデルパラメータの内容一覧

回路図にMOSのシンボルを置いた時、このMOSの特性はkp=20u, Vto=0の「デフォルト値」となる。

設定
項目		ﾃﾞﾌｫﾙﾄ
値		内容
(Nch/Pch)NchanNchan/Pchan の指定（Nchanは省略可）
Rg=0ゲート内部直列抵抗：スイッチング時間のTdとCissから計算可能。
駆動電圧10V時、Vth=2.2Vでは0.25τ、Vth=4Vでは0.5τがTdと等しくなる。
（測定回路で信号源抵抗Rgがある場合はこの値を差し引く）
J554ではVth=2.2V、Td=25nsなのでτ=100ns、Ciss=2100pFより RG=48Ω
信号源Rg=50として50Ω終端して25Ωなので、48から25を差し引き、ゲート内部Rg=23
Rd=0ドレイン内部抵抗：ON抵抗-Rs
J554ではRon=38mΩなのでRsの16mを引いてRd=22m
Rs=0ソース内部抵抗：大電流でのGM飽和値から計算
J554では60Sで飽和するカーブなのでRs=16m
Vto=0ゲートスレッショルド電圧
Idの流れ始める電圧値。Pchではマイナス値で表記する
kp=20uｇｍ係数：Vgs印加時のドレイン電流は、Id=(kp/2)*(Vgs-Vto)^2 で計算される
gm：1A時のgm値として、kp=(gm^2)/2
J554では1A時のgm=4.5Sなので、Kp=10
Cgdmax=0ON状態（飽和時）でのCgs分を除くゲート容量。
Vgs-Qg特性から、飽和後の傾きでCgsを含むゲート容量が計算できるので、この値からCgsを差し引く
J554ではdVgs=12VでdQg=60ncなのでCg=5nF、Cgs=2nを引いて、Cgdmax=3n
Cgdmin=0定格Vds時のCrssの1/2とする。（低減カーブが飽和していない時はゼロ）
J554では50Vで飽和傾向なので60pFの半分の、Cgdmin=30p
SJ(ｽｰﾊﾟｰｼﾞｬﾝｸｼｮﾝ)型の高耐圧Mosでは数10Vで急激にCrssが減少するが、このカーブはLTspiceでは記述できない
A=1Cgdの非線形係数：この値と、Cgdmax, Cgdmin の３つでCrssの電圧特性を記述する。 数V以上では、Crss=Cgdmax/(A*2.5Vgd)+Cgdmin で与えられる。CrssのVgdカーブからAの値を設定。 J554ではVds=10V時にCrss=300pFなので、A=Cgdmax/(Crss-Cgdmin)/2.5Vgd=0.44
Cgs=0ゲート電極とソース間の固定容量：　Ciss-Crssで計算
J554では25VでCiss=2100pF, Crss=100pFなので、Cgs=2n
Cjo=0ドレイン並列Diの接合容量：　Coss-Crssで計算
電圧特性はVjとMで記述、Coss=Crss+Cjo/(1+Vds/Vj)^M となる。M=0.5, Vj=1の時は、15V時Coss-Crssの4倍。J554では(900pF-180pF)*4で、Cjo=2.9n
Lambda=0Vdsによるチャネル変調係数：VAの逆数
高耐圧の縦型MOSでは出力ｲﾝﾋﾟｰﾀﾞﾝｽは高いので通常は指定しなくてよいが、トレンチ型の低耐圧品はLambda=100m程度の物もある
Subthres=0小電流でgm特性が二乗から指数関数に切り替わるポイント。
切替わる電流=Vds*Subthresでドレイン電圧に依存する
Vj=1並列Diのﾎﾟﾃﾝｼｬﾙ：　通常は指定の必要なし
M=0.5Cdsの拡散係数：　Cjoの電圧係数を決定。
Is=10f並列DiのIs：　逆電流を流した時のVfを決定
Rb=0並列Diの内部抵抗
tt=0並列DiのSW時間
mfg=メーカー名：　ピックアップリストに表示される。
Vds=ドレイン耐圧：　ピックアップリストに表示される。
Ron=ON抵抗：　ピックアップリストに表示される。
Qg=ゲート電荷量：　ピックアップリストに表示される。

低電圧でのIdの肩特性のだれ（Lambdaの増大）は、Lambdaの電圧特性が記述できないので、BJTと同様にデフォルトでは評価できません。
低電圧領域でのゲート容量の増大は割とまともにシミュレーションできるので、発振余裕などは評価可能。

ｇｍの電流特性は「完全な」二乗特性の伝達関数なので、Vtoでのカットオフは非常にシャープに計算されてSEPP出力ではクロスオーバー歪が鋭く出てしまいます。実際の素子ではカットオフ直前でのｇｍの落ち方はBJTに近く、シミュレーションのようなスパイク波形は出ません。
Subthres=10mと定義すると指定電流以下でFETの二乗特性からBJTの指数特性に切り替わる電流を設定できるのですが、切り替わる電流値がVds*Subthresでドレイン電圧に依存するので電圧振幅する回路では有効には使えません。

　　前の項目に戻る　　　J-FET、ダイオードの定数設定に進む　　　アンプ設計のTOPに戻る