LTspiceを使った回路設計手法8

LTspiceを使った回路設計手法　８、外乱要因によるNFB安定性の評価
ここまでの議論では、回路のＡＣ特性は固有の一定値を持つものとして扱っています。ところが現実の回路では、周囲の条件や回路内部の変動要素など様々な理由で回路の特性が変化し、「発振してしまう」場合があります。その原因は、 ●外部要因・負荷条件の変化（負荷OPENや容量負荷の値など）・信号源インピーダンスの変化（入力解放、短絡時など）・静電気、切替ノイズなどの突発的なパルス入力の印加・電源ON/OFF時の電圧上昇・下降過程の電圧、電流変化 ●内部要因・使用部品のばらつき＋温度変化・動作振幅による動作点（電圧、電流）の変化・クリップ時の急激なゲイン減少、飽和からの回復遅れこれらの要因による特性変化は非常に大きく、シミュレーションでは安定だった”はず”の回路でも「ある条件」が揃った時には発振しないとも限らない。現実に起こりうる様々な条件の変化に配慮し、最悪条件でも発振しない設計をしないといけません。実際に回路を試作してばらつきを含めた評価をするのは時間と手間がかかり、非常に難しい。（闇雲に部品を変えてみても、正しい評価が出来ているかは分かりにくいし、半導体などばらつきが大きいにもかかわらず任意に特性を選べない素子もある。）シミュレーションなら半導体も含めて任意の条件を変化させて、簡単に結果が出せます。これは非常に大きなアドバンテージであり、LTspiceは有効な武器となります。以下に、安定性の簡単な評価方法を解説します。・負荷インピーダンス変化の影響一番厳しいのは、負荷OPEN（ＳＰＫを繋ぐ前）で、ケーブルなどの容量のみが繋がった状態。定格負荷抵抗と、負荷OPENの両方でＲＬと並列に繋がる容量ＣＬの値を100pF～0.1uFまで変化させて、ＡＣ特性を確認します。実際のＳＰＫケーブルでは1000pF/mより大きな物はまずないので、最大10mとして0.01uFの純容量負荷に耐えれば（他の様々な条件も加味した上で）問題ないと判断できます。半導体のパワーアンプでは出力にﾀﾞｰﾘﾝﾄﾝSEPPが良く使われますが、ﾀﾞｰﾘﾝﾄﾝは位相回転が大きく、数1000pF以上の容量負荷で発振しやすい性質を持ちます。 1000pF程度の容量ならＣＲ直列の”Zobel”を入れて対策出来ますが、0.01uFを超える容量負荷では効きが不足するので負荷と直列に1μＨ程度のインダクタを挿入して高域負荷を補正します。・信号源インピーダンス変化の影響普通は信号源として抵抗ゼロの電圧源を使いますが、実際には様々な信号源抵抗がある。 .step param Rg list 1 10 100 1k 10k 100k 等として信号源に直列に挿入したＲｇの値を変化させ、ＡＣ特性の変化を確認します。内部配線ワイヤは必ずインダクタンスを持つので、Lg=20nH のインダクタをＲｇと直列に入れるのも意味がある。（但し、入力ショート時の初段素子自己発振は100MHz以上なので再現しにくい。）実際にＲｇの値で不安定になるのは、高NFB回路で２次位相補正を掛けた場合が多い。・静電気ノイズや電源ON/OFF時の電圧変化こちらは過渡的な応答なので、ＡＣ特性ではなくて波形で確認します。電源ON/OFF時の電圧変化に対しては、信号を入れたままで電源電圧をゼロから最大値まで変化させて通常電圧になった時に正常に戻るか、途中で異常な過電流やひどい発振がないかを確認。（電源の電圧源にＢＶを使って時間変化させた電圧源と連動させる。）静電気のようなパルスノイズに対しては、最大振幅の±50％程度の方形波を入力し、初段がクリップした後の回復過程を確認します。（負荷容量や信号源ｲﾝﾋﾟｰﾀﾞﾝｽの影響も同時に見て最悪条件を探す）・部品ばらつきと温度変化の影響ＣＲの値は簡単に変化させられるので、素子感度の高そうな所（半導体のﾊﾞｲｱｽを決める所など）を見ればＯＫ。半導体はばらつきも温度変化も大きいので、代表値の２倍程度の変化幅で大きな影響が出ない事を確認必要。振ってみるパラメータは、Is, Bf, Tf, Cje, Cjc 等。 .step NPN C1815(Bf) List 100 200 400 のように書けば、指定した品種のパラメータを変化できる。（但し、同じ品番は全部同じ値に変化してしまうので、指定の石だけ変化したい場合は　　.model C1815X ako: C1815 Bf={hfe} 等とそれ専用の品番を一時的に用意して、hfe等を変化させます。）・動作点変化の影響出力石のｆｔはﾊﾞｲｱｽ条件（ＩｃとVce）で大幅に変わるので、出力ゼロのＡＣ特性だけ見ていては安定性は分かりません。半導体パワーアンプの場合、定格負荷でクリップ寸前と1/2Vcc振幅のそれぞれ±時のＡＣ特性は最低限確認必要。出力がその値になるよう、信号源のＤＣ値を .step param で変化させます。NPN側の中電流でのｆｔ伸びすぎや、PNP側のクリップ寸前でのｆｔ低下が問題となりやすい。「最大振幅させた波形で見れば？」と思うかもしれませんが、波形で発振が見えるのははっきりと発振条件を超えた場合であり、ぎりぎりで余裕がないかどうかはＡＣ特性が判断しやすいのです。初段や電圧段の動作点変化の影響は、次の「クリップ時の応答」で確認します。・クリップ時の応答回路がクリップすると、急激なゲイン減少や飽和からの回復遅れが発生するので、ＡＣ特性で確認可能なリニアな回路動作での計算はできず、非線形な挙動を見る必要があります。ＮＦＢの安定条件としては「ゲイン１での位相余裕」で決定されるので、本来はゲインが十分高い周波数では位相回転が180°を超えても問題ないはずです。しかし、クリップ時にゲインが低下した所で位相回転が大きすぎると発振領域に入ってしまう場合がある。NFB量が20dBを切った周波数帯で位相回転が180°を大きく超えるとゼロクロスでは180°以内に戻っていたとしても危険。特にNFB量を非常に大きく取った設計では、少しのクリップで内部の飽和が深くなり、回復に時間が掛かる傾向があります。クリップが回復しないとその間に初段が動作回復していても出力が応答せず、発振の原因となりやすい。入力周波数を100Hz（低周波）と20ｋ（高周波）の２種類でクリップレベルの+3dBの入力を入れ、応答波形でクリップ回復が正常かを確認します。クリップ中に素子に異常な電流が流れていないかも確認必要。ベースの逆耐圧（５Ｖ程度）やベース電流定格値も守る必要があります。次の項目は、「９、LTspiceではシミュレーションできない特性とその対策方法」　です。　　　　目次に戻る　　　　　次の項目に進む　　　　　アンプ設計のTOPに戻る

LTspiceを使った回路設計手法　８、外乱要因によるNFB安定性の評価

ここまでの議論では、回路のＡＣ特性は固有の一定値を持つものとして扱っています。
ところが現実の回路では、周囲の条件や回路内部の変動要素など様々な理由で回路の特性が変化し、「発振してしまう」場合があります。その原因は、

●外部要因
・負荷条件の変化（負荷OPENや容量負荷の値など）
・信号源インピーダンスの変化（入力解放、短絡時など）
・静電気、切替ノイズなどの突発的なパルス入力の印加
・電源ON/OFF時の電圧上昇・下降過程の電圧、電流変化

●内部要因
・使用部品のばらつき＋温度変化
・動作振幅による動作点（電圧、電流）の変化
・クリップ時の急激なゲイン減少、飽和からの回復遅れ

これらの要因による特性変化は非常に大きく、シミュレーションでは安定だった”はず”の回路でも「ある条件」が揃った時には発振しないとも限らない。現実に起こりうる様々な条件の変化に配慮し、最悪条件でも発振しない設計をしないといけません。

実際に回路を試作してばらつきを含めた評価をするのは時間と手間がかかり、非常に難しい。
（闇雲に部品を変えてみても、正しい評価が出来ているかは分かりにくいし、半導体などばらつきが大きいにもかかわらず任意に特性を選べない素子もある。）

シミュレーションなら半導体も含めて任意の条件を変化させて、簡単に結果が出せます。
これは非常に大きなアドバンテージであり、LTspiceは有効な武器となります。

以下に、安定性の簡単な評価方法を解説します。

・負荷インピーダンス変化の影響

一番厳しいのは、負荷OPEN（ＳＰＫを繋ぐ前）で、ケーブルなどの容量のみが繋がった状態。定格負荷抵抗と、負荷OPENの両方でＲＬと並列に繋がる容量ＣＬの値を100pF～0.1uFまで変化させて、ＡＣ特性を確認します。
実際のＳＰＫケーブルでは1000pF/mより大きな物はまずないので、最大10mとして0.01uFの純容量負荷に耐えれば（他の様々な条件も加味した上で）問題ないと判断できます。

半導体のパワーアンプでは出力にﾀﾞｰﾘﾝﾄﾝSEPPが良く使われますが、ﾀﾞｰﾘﾝﾄﾝは位相回転が大きく、数1000pF以上の容量負荷で発振しやすい性質を持ちます。
1000pF程度の容量ならＣＲ直列の”Zobel”を入れて対策出来ますが、0.01uFを超える容量負荷では効きが不足するので負荷と直列に1μＨ程度のインダクタを挿入して高域負荷を補正します。

・信号源インピーダンス変化の影響

普通は信号源として抵抗ゼロの電圧源を使いますが、実際には様々な信号源抵抗がある。
.step param Rg list 1 10 100 1k 10k 100k 等として信号源に直列に挿入したＲｇの値を変化させ、ＡＣ特性の変化を確認します。
内部配線ワイヤは必ずインダクタンスを持つので、Lg=20nH のインダクタをＲｇと直列に入れるのも意味がある。（但し、入力ショート時の初段素子自己発振は100MHz以上なので再現しにくい。）

実際にＲｇの値で不安定になるのは、高NFB回路で２次位相補正を掛けた場合が多い。

・静電気ノイズや電源ON/OFF時の電圧変化

こちらは過渡的な応答なので、ＡＣ特性ではなくて波形で確認します。

電源ON/OFF時の電圧変化に対しては、信号を入れたままで電源電圧をゼロから最大値まで変化させて通常電圧になった時に正常に戻るか、途中で異常な過電流やひどい発振がないかを確認。（電源の電圧源にＢＶを使って時間変化させた電圧源と連動させる。）

静電気のようなパルスノイズに対しては、最大振幅の±50％程度の方形波を入力し、初段がクリップした後の回復過程を確認します。（負荷容量や信号源ｲﾝﾋﾟｰﾀﾞﾝｽの影響も同時に見て最悪条件を探す）

・部品ばらつきと温度変化の影響

ＣＲの値は簡単に変化させられるので、素子感度の高そうな所（半導体のﾊﾞｲｱｽを決める所など）を見ればＯＫ。半導体はばらつきも温度変化も大きいので、代表値の２倍程度の変化幅で大きな影響が出ない事を確認必要。振ってみるパラメータは、Is, Bf, Tf, Cje, Cjc 等。

.step NPN C1815(Bf) List 100 200 400 のように書けば、指定した品種のパラメータを変化できる。
（但し、同じ品番は全部同じ値に変化してしまうので、指定の石だけ変化したい場合は
　　.model C1815X ako: C1815 Bf={hfe}
等とそれ専用の品番を一時的に用意して、hfe等を変化させます。）

・動作点変化の影響

出力石のｆｔはﾊﾞｲｱｽ条件（ＩｃとVce）で大幅に変わるので、出力ゼロのＡＣ特性だけ見ていては安定性は分かりません。
半導体パワーアンプの場合、定格負荷でクリップ寸前と1/2Vcc振幅のそれぞれ±時のＡＣ特性は最低限確認必要。出力がその値になるよう、信号源のＤＣ値を .step param で変化させます。NPN側の中電流でのｆｔ伸びすぎや、PNP側のクリップ寸前でのｆｔ低下が問題となりやすい。

「最大振幅させた波形で見れば？」と思うかもしれませんが、波形で発振が見えるのははっきりと発振条件を超えた場合であり、ぎりぎりで余裕がないかどうかはＡＣ特性が判断しやすいのです。

初段や電圧段の動作点変化の影響は、次の「クリップ時の応答」で確認します。

・クリップ時の応答

回路がクリップすると、急激なゲイン減少や飽和からの回復遅れが発生するので、ＡＣ特性で確認可能なリニアな回路動作での計算はできず、非線形な挙動を見る必要があります。

ＮＦＢの安定条件としては「ゲイン１での位相余裕」で決定されるので、本来はゲインが十分高い周波数では位相回転が180°を超えても問題ないはずです。しかし、クリップ時にゲインが低下した所で位相回転が大きすぎると発振領域に入ってしまう場合がある。NFB量が20dBを切った周波数帯で位相回転が180°を大きく超えるとゼロクロスでは180°以内に戻っていたとしても危険。

特にNFB量を非常に大きく取った設計では、少しのクリップで内部の飽和が深くなり、回復に時間が掛かる傾向があります。クリップが回復しないとその間に初段が動作回復していても出力が応答せず、発振の原因となりやすい。

入力周波数を100Hz（低周波）と20ｋ（高周波）の２種類でクリップレベルの+3dBの入力を入れ、応答波形でクリップ回復が正常かを確認します。
クリップ中に素子に異常な電流が流れていないかも確認必要。ベースの逆耐圧（５Ｖ程度）やベース電流定格値も守る必要があります。

次の項目は、「９、LTspiceではシミュレーションできない特性とその対策方法」　です。

　　　　目次に戻る　　　　　次の項目に進む　　　　　アンプ設計のTOPに戻る